PCB阻抗叠层
PCB 阻抗叠层计算器，按 IPC-2141 由介电常数、线宽、介质厚度与铜厚求微带线特性阻抗，用于阻抗控制。
PCB Impedance Stackup
Compute PCB impedance stackup by IPC-2141 from dielectric constant.
📐 工作原理与说明
Key formulas: 87÷√(er+1.41)×Math.log(5.98×h÷(0.8×w+t))
💡 微带线阻抗 Z0 = 87/√(Er+1.41) × ln(5.98×H/(0.8×W+T))（IPC-2141简化式）
⚠️ 使用说明与注意事项
- 适用于微带线（表层走线）
- FR4介电常数约4.2~4.6
- 带状线阻抗需用不同公式
🕘 最近计算
暂无计算记录
📚 深度解析：PCB阻抗叠层
💡 常见使用场景
- USB 差分 90Ω：Dk=4.2 H=0.2mm W=0.4mm S=0.2mm。
- HDMI 100Ω 差分：Dk=4.5 H=0.15mm W=0.25mm。
- RF 50Ω 单端：Dk=4.2 H=0.5mm W≈0.95mm。
- DDR 50Ω 单端：Dk=3.8 H=0.1mm W≈0.18mm。
FR4 Dk=4.5 H=0.2mm W=0.4mm T=1oz
微带 Z₀≈56Ω；带状线需用不同公式（双参考平面）。
❓ 常见问题（FAQ）
- 微带线与带状线区别？
- 微带线只有一面参考平面，电磁场半开放；带状线两面均有平面，场闭合；阻抗计算公式不同。本工具为电子电路基础辅助计算，结果仅供电路设计与教学参考，不替代正式 PCB 设计、电磁兼容与产品可靠性要求。
- Dk 实际值多少？
- FR4 Dk=4.2~4.6（频散）；高频用 Rogers RO4350 Dk=3.48 稳定；高速选低损耗正切。本工具为电子电路基础辅助计算，结果仅供电路设计与教学参考，不替代正式 PCB 设计、电磁兼容与产品可靠性要求。
- 阻抗公差多大？
- 单端 ±10%、差分 ±8%；高速串行（如 PCIe）通常 ±5% 需 PCB 厂调线宽补偿。本工具为电子电路基础辅助计算，结果仅供电路设计与教学参考，不替代正式 PCB 设计、电磁兼容与产品可靠性要求。
▼
工具简介
PCB阻抗叠层计算工具依据IPC-2141简化公式，根据介电常数、线宽、介质厚度与铜厚，计算微带线的特性阻抗，是高速数字电路与射频PCB阻抗控制的基础工具。
功能特点
- 微带线阻抗计算
- IPC-2141标准公式
- 参数实时调整
- 支持历史记录
使用场景
- 高速PCB阻抗控制
- 叠层结构设计
- 线宽阻抗调校
- 射频电路布线